必ず受かる情報処理技術者試験

当サイトは、情報処理技術者試験に合格するためのWebサイトです。
ITパスポート試験,基本情報技術者,応用情報技術者,高度試験の過去問題と解答及び詳細な解説を掲載しています。
  1. トップページ
  2. エンベデッドシステムスペシャリスト
  3. 平成23年度特別問題一覧
  4. 平成23年度特別問題2-解答・解説-分析

平成23年度特別問題

問題2

セットアソシアティブ方式のキャッシュメモリを含めたメモリシステムの平均メモリアクセス時間を短縮するために行う対策のうち、ライト時のミスペナルティを増加させるものはどれか。

ウェイ数を増加させる。
エントリ数を増やす。
仮想アドレス変換時間をなくす。
ブロックサイズを大きくする。

セットアソシアティブ方式のキャッシュメモリを含めたメモリシステムの平均メモリアクセス時間を短縮するために行う対策のうち、ライト時のミスペナルティを増加させるものはどれか。

ウェイ数を増加させる。
エントリ数を増やす。
仮想アドレス変換時間をなくす。
ブロックサイズを大きくする。

解答:エ

<解説>

× ウェイ数とは、主記憶上の1個のメモリブロックに対応させるキャッシュライン数である。ウェイ数が多いほど競合が少なくヒット率は高くなる。したがって、ミスペナルティは減少する。
× エントリは、キャッシュメモリでのデータ管理単位である。エントリ数を増やすとキャッシュのヒット率は高くなる。したがって、ミスペナルティは減少する。
× 仮想アドレス変換時間をなくすことはキャッシュの効果を高めるには有効であるが、ミスペナルティには影響しない。
ブロックサイズを大きくするとミスヒット時のデータ転送時間が大きくなる。その結果、ミスペナルティは増加する。

キーワード